

## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05324277 A

(43) Date of publication of application: 07.12.93

(51) Int. CI

G06F 7/72 H04L 9/06 H04L 9/14

(21) Application number: 04124982

(22) Date of filing: 18.05.92

**CANON INC** 

(71) Applicant: (72) Inventor:

**IWAMURA KEIICHI** 

YAMAMOTO TAKAHISA

## (54) CODE COMMUNICATION METHOD

## (57) Abstract:

PURPOSE: To provide the circuit executing the power residue arithmetic operation and the residue multiplication at high speed with smaller circuit by repeatedly executing the residue multiplication using both modulo N and prime R of the residue.

CONSTITUTION: In the residue arithmetic circuit, the outputs for input pairs (A, RR), (B, RR), (AR, BR) (TR, 1) are AR, BR, TR, and Q. In this case, the power residue arithmetic operation and the residue multiplication are executed by repeating the operation of Z=X.Y.R-1 mod N. Therefore, the required arithmetic operation is executed by the same or similar type arithmetic circuit. In performing the arithmetic operation with the use of the Montgomery residue multiplication Z=X.Y.R-1modN=(X.Y+S.N)/R, in this case, S=X,Y,N'modN, the residue multiplication and the power residue arithmetic operation can be executed while simply repeating the Montgomery residue multiplication by using the input value satisfying the condition.

# COPYRIGHT: (C)1993,JPO&Japio

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-324277

(43)公開日 平成5年(1993)12月7日

(51) Int.Cl. <sup>6</sup> G 0 6 F H 0 4 L	7/72 9/06 9/14	識別記号	庁内整理番号 9188-5B · 7117-5K	FI			技術表示箇所 Z
				H04L	9/02		
					審査請求	未請求	間求項の数10(全 20 頁)
(21)出願番号		特顏平4-124982	(71)出願人	.)出願人 000001007 キヤノン株式会社			
(22)出願日		平成4年(1992)5		東京都	大田区下	九子3丁目30番2号	
			(72)発明者	· 岩村 恵市 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内			
				(72)発明者		大田区下	丸子3丁目30番2号キヤノ
				(74)代理人	弁理士	丸島	義一

## (54) 【発明の名称】 暗号通信方法

## (57)【要約】

【目的】 暗号通信方法において、必要となる剰余乗算 またはべき乗剰余演算を小さな回路規模で高速に演算す る。

【構成】 剰余乗算 $Q=A\cdot B$  mod N及びべき乗剰余 演算 $C=M^c$  mod Nを、Nと素な整数Rを用いた同形の 演算 $Z=U\cdot V\cdot R^{-1}$  mod Nの繰り返しにより実現する。また、この演算を同一の回路による繰り返し演算、または同一構成の複数の回路による並列処理によって実行する。

# $Z = X \cdot Y \cdot R^{-1} \mod N$ $T_{a_1} A_{a_2} B, A \rightarrow X$ X Z $1, B_{a_2} R_{a_3} R_{a_4} \rightarrow Y$

## 【特許請求の範囲】

1

【請求項1】 Nを法とする整数A、Bの剰余乗算Q=A・B mod Nを利用して、通信内容の暗号化または復号を行なう暗号通信方法において、

入力データU、Vに対して、Nと素である整数Rを用い て、2=U・V・R<sup>-1</sup>mod Nを演算して出力する演算 部を1つ以上設け、

当該演算部に対して、

Aと、 $R_1 = R^2 \mod N$ なる定数 $R_1$  とを入力して、 $A_1 = A \cdot R_1 \cdot R^{-1} \mod N$ を出力させ、

Bと、前記定数R<sub>1</sub> とを入力して、B<sub>1</sub> = B・R<sub>1</sub>・R<sup>-1</sup> mod Nを出力させ、

出力された前記 $A_n$  と前記 $B_n$  とを入力して、 $T_n = A_n$   $B_n \cdot R^{-1}$  mod Nを出力させ、

出力された前記 $T_L$  と定数1とを入力して、 $T_L \cdot 1 \cdot R$   $^{-1}$  mod NをQとして出力させることにより、前記剰余 乗 $\mathbf{f}Q = A \cdot B$  mod Nを実行することを特徴とする暗号通信方法。

【請求項2】 Nを法とする整数M、e に関するべき乗 剰余演算: C=M'mod Nを利用して、通信内容の暗号 20 化または復号を行なう暗号通信方法において、

入力データU、Vに対して、Nと素である整数Rを用いて、 $Z=U\cdot V\cdot R^{-1}$  mod Nを演算して出力する演算部を1つ以上設け、

当該演算部に対して、Mと、R<sub>1</sub> = R<sup>2</sup> mod Nなる定数 R<sub>1</sub> とを入力して、

Mr = M· Rr·R<sup>-1</sup> modNを出力させ、

e の 2 進表現を e = [e¹, e¹-¹, ···, e¹] とし、Ca の初期値を Ca = Ra・R-¹ mod Nとして、順次高位ピットからの e¹の値に従って、e¹=1 なるときに、前 30 記演算部に対して Ca とMa とを入力して、Ca・Ma・R -¹ mod Nを新たな Ca として出力させ、

更に、前記e<sup>1</sup> におけるiが1より大なるときには、前 記演算部に対して2つの入力データとして共にC<sub>2</sub> を入 力して、C<sub>1</sub>・C<sub>1</sub>・R<sup>-1</sup> mod Nを新たなC<sub>2</sub> として出力 させ、

全ての前記 $e^{-1}$  に対する処理の終了後に、前記演算部に対して $C_1$  と定数1とを入力して、 $C=C_1\cdot 1\cdot R^{-1}$  m od Nを出力させることにより、前記べき乗剰余演算 $C=M^{-1}$  mod Nを実行することを特徴とする暗号通信方 40 法。

【請求項3】 Nを法とする整数M、eに関するべき乗 剰余演算: C=M\*mod Nを利用して、通信内容の暗号 化または復号を行なう暗号通信方法において、

入力データU、Vに対して、Nと素である整数Rを用いて、Z=U・V・R-1mod Nを演算して出力する演算 部を1つ以上設け、

当該演算部に対して、Mと、 $R_1 = R^2 \mod N$ なる定数  $R_2$  とを入力して、

Mr = M· Rr·R-1 modNを出力させ、

eの2進表現を $e=\{e^i,e^{i-1},\cdots,e^1\}$  とし、 $C_{\mathbf{z}}$  の初期値を $C_{\mathbf{z}}=R_{\mathbf{z}}\cdot R^{-1}$  mod Nとして、順次低位ビットからの $e^i$  の値に従って、 $e^i=1$  なるときに、前 記演算部に対して $C_{\mathbf{z}}$  と $M_{\mathbf{z}}$  とを入力して、 $C_{\mathbf{z}}\cdot M_{\mathbf{z}}\cdot R$ 

-1 modNを新たなCx として出力させ、

更に、前配 $e^1$  におけるiがtより小なるときには、前配演算部に対して2つの入力データとして共に $M_1$ を入力して、 $M_1 \cdot M_1 \cdot R^{-1}$  mod Nを新たな $M_1$  として出力させ

10 全ての前配e<sup>1</sup> に対する処理の終了後に、前配演算部に対してC<sub>1</sub> と定数1とを入力して、C=C<sub>1</sub>·1·R<sup>-1</sup> m od Nを出力させることにより、前配べき乗剰余演算C=M<sup>1</sup> mod Nを実行することを特徴とする暗号通信方法。

【請求項4】 前記演算部に、定数 $R_x$  と定数1とを入力して、出力 $R_x \cdot 1 \cdot R^{-1}$  modNを $C_x$  の初期値とすることを特徴とする請求項2あるいは3に記載の暗号通信システム。

【請求項5】  $n \in \mathbb{N} < 2^n$  なる値とするとき、前記演算部において、定数R、入力データU、Vが、u=1か Dr>1, または、u>1かDr=u+1なるu, rに対して、 $R=2^{n+r}$ 、 $U<2^{n+r}$ , $V<2^{n+r}$  を満たしていることを特徴とする請求項1ないし4に記載の暗号 通信システム。

【請求項6】 入力された整数A、Bに対するNを法とした剰余乗算Q=A・B mod Nを利用して、通信内容の暗号化または復号を行なう暗号通信方法において、Nと素である整数Rを用いて、

**入力されたA及び前記RよりA・R mod Nを演算して 一 その結果をAェとし、** 

入力されたB及び前記RよりB・R mod Nを演算して その結果をB<sub>1</sub> とし、

前配演算結果A<sub>1</sub>、B<sub>1</sub> 及び前配Rに基づき、A<sub>1</sub>・B<sub>1</sub>・ R<sup>-1</sup> nod Nを求めてその結果をT<sub>2</sub> とし、

前記Tr と前記RとによりTr・R-1 mod Nを演算し、 その結果としてQを求めるようにし、

前記T』を求める演算を、A』を任意の整数vによる前 記A』のvビット毎の分割、Y=2′として、

 $T_i = (T_{i-1} + A_i \cdot B_i \cdot Y + M_{i-1} \cdot N)/Y$ 

9 M<sub>i-1</sub> = (T<sub>i-1</sub> mod Y)・(-N<sup>-1</sup> mod Y) mod Y の順次演算により実行することを特徴とする暗号通信方法。

【請求項7】 前記順次演算における各1回の演算を、 1つの演算素子によって実行し、前記順次演算全体をパイプライン処理により実行することを特徴とした請求項 6に記載の暗号通信方法。

【請求項8】 前記順次演算において、Yによる乗算または除算を、加算において、ビット位置をずらして加算することにより実行することを特徴とした請求項6に記50 載の暗号通信方法。

-780-

【請求項9】 前記順次演算において、 $B_1$ ,  $N_1$  をそれぞれ任意の整数 d による前記  $B_1$  、N の d ビット毎の分割として、 $A_1 \cdot B_{1-1}$  と $M_{1-1} \cdot N_1$  とを演算し、該演算結果と前回の順次演算結果 $T_{1-1}$  を加算することを特徴とした請求項6 に記載の暗号通信方法。

【請求項10】 入力された整数A、Bに対するNを法 とした剰余乗算Q=A・B mod Nを利用して、通信内 容の暗号化または復号を行なう暗号通信方法において、 Nと素である整数Rを用いて、

入力されたA及び前記RよりA・R mod Nを演算して\*10

 $T_i = (T_{i-1} / Y + A_i \cdot B_k) + M_i \cdot N$ 

 $M_{i-1} = ((T_{i-1} / Y + A_i \cdot B_i) \mod Y) \cdot (-N^{-1} \mod Y) \mod Y$ 

の順次演算により実行することを特徴とする暗号通信方 法。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はコンピュータネットワークにおけるホームパンク、ファームパンク、電子メール及び電子会議などの様々な通信サービスに用いられる暗号化技術に関する。特にべき乗剰余演算及び剰余乗算を20用いる暗号方式(RSA暗号、エルガマル暗号等)、鍵共有方式(DH型競共有方式、ID-based競共有方式等)、零知識証明方式等を用いて暗号通信を行うシステムに関する。

[0002]

【従来の技術】近年、コンピュータネットワークを用いた情報通信システムの急速な進展とともに、データ内容の保護を目的とする暗号技術の重要性が高まっている。特に、コンピュータネットワークの高速化・大容量化が進展する中で、高速な暗号技術が不可欠になりつつあ 30 る。

【0003】かかる暗号技術において、べき乗剰余演算 及び剰余乗算は種々の暗号技術に用いられている重要な 演算であり、次のような利用例を挙げることができる。

【0004】まず、暗号方式には秘密鍵暗号方式と公開 鍵暗号方式があることが知られている。公開鍵暗号方式 では暗号化鍵と復号鍵とが異なり、暗号化鍵は公開し、 復号鍵は受信者が秘密に保持するもので、公開された暗 号化鍵から復号鍵を推定するのが困難なようになってい るものである。その公開鍵暗号方式としてRSA暗号や 40 エルガマル暗号などのべき乗剰余演算及び剰余乗算に基づく暗号がよく用いられている。更にこれらの暗号は、 秘密通信機能の他に認証と呼ばれるもう1つの用途があることが注目されている。認証とは、通信文の送信者が 正しいかどうかを検査する機能であり、ディジタル署名 とも呼ばれている。これらの暗号を用いたディジタル署名 とも呼ばれている。これらの暗号を用いたディジタル署名では、送信者のみが知っている秘密鍵で署名でき、偽 造できないので安全であり認証通信として金融機関など で多く用いられている。

【0005】また、同一の鍵を送信者と受信者が秘密に 50 して、並列処理がある。その代表的なアーキテクチャと

\*その結果をA』とし、

入力されたB及び前記RよりB・R mod Nを演算して その結果をB』とし、

前配演算結果A<sub>I</sub>、B<sub>I</sub>及び前記Rに基づき、A<sub>I・BI</sub>・R<sup>-1</sup> mod Nを求めてその結果をT<sub>I</sub>とし、

前記Tr と前記RとによりTr・R<sup>-1</sup> mod Nを演算し、 その結果としてQを求めるようにし、

前配Tx を求める演算を、A: を任意の整数 v による前 記Ax の v ピット毎の分割、Y=2\* として、

共有する秘密鍵暗号方式として、乱数をデータに加える パーナム暗号が知られているが、その乱数として平方剰 余と呼ばれるべき乗剰余演算及び剰余乗算に基づく乱数 が知られている。

【0006】また、以上の秘密鍵暗号方式及び公開鍵暗号方式は、鍵配送方式または鍵共有方式と呼ばれる技術とともに用いられることが多い。鍵配送方式としては、DiffieとHellman によるDH型鍵配送方式がよく知られているが、この方式もべき乗剰余演算及び剰余乗算を用いて演算を行う。さらに、鍵共有方式としてID-based 鍵共有方式が注目されているが、この方式を含む種々の鍵共有方式においてべき乗剰余演算及び剰余乗算が用いられている。

【0007】他に、暗号技術には零知識証明と呼ばれるものがある。これは自分がある知識を持っていることを、その内容をいっさい告げることなく(=零知識)、相手に納得させる(=証明)方法である。これにも、べき乗剰余演算及び剰余乗算に基づく種々の手法がある。

【00008】以上の暗号技術の詳細については池野信一,小山謙二著"現代暗号理論",電子情報通信学会(1986)及び辻井重男,笠原正雄著"暗号と情報セキュリティ",昭晃堂(1990)等に詳しく説明されている。

【0009】従って、種々の暗号システムを効率よく構成するために、効率的なべき乗剰余演算及び剰余乗算回路の実現が望まれていた。更に、高速なべき乗剰余演算及び剰余乗算回路が構成できれば、種々の暗号システムの高速化が実現できる。

【0010】ところで、Nを法とする剰余乗算を演算する方法として、Nと素な整数Rを用いて演算を行う手法がある。例えば、モンゴメリーによって提案された手法(モンゴメリー法) (Montgomery, P. L.: "Modular multiplication without trial division," Math. of Computation, Vol. 44, 1985, pp. 519-521)は、Q=A・Bmod

Nの代わりにQ=A・B・R<sup>-1</sup> mod Nを演算することで、除算を行うことなしに剰余乗算を計算することができる。

【0011】一方、処理を高速化していく1つの手法として、並列処理がある。その代表的なアーキテクチャと

してシストリックアレイが知られている。シストリック アレイは処理を数種類の演算素子(プロセッシング・エ レメント:以後PE) によるパイプライン処理によって 実行し、高速処理を実現する。また、制御がPE単位の 局所的なものですみ容易である。従って、シストリック アレイは全体構造の規則性とPE単位の局所性を有し、 VLSI等の大規模な処理の装置化を容易にするアーキ テクチャとして知られている。このような並列処理的手 法は大規模な処理を必要とする大きな整数に対するべき 乗剰余演算及び剰余乗算の高速化にも適していると考え 10 られるが、従来の手法の中でシストリックアレイ等の並 列処理的手法をべき乗剰余演算及び剰余乗算に対して適 用したものは殆どなかった。

【0012】そこで、本出願人は、先に特願平3-225986 号として、シストリックアレイを用いた剰余乗算回路を 提案したが、これはモンゴメリー法を用いたものではな い。一方、モンゴメリー法を用いたアレイがイブンによ って提案されている。 (Shimon Even: "Systolic mod ular multiplication," Advances in Cryptology-CRYPT 0'90, pp. 619-624, Springer-Verlag.)

## [0013]

【発明が解決しようとしている課題】上述のような暗号 システムに用いられるべき乗剰余演算及び剰余乗算で用 いられる整数は、十分な安全性を確保するために512 ピット以上のピット数を持つことが要求される。このよ うに大きな整数に対するべき乗剰余演算及び剰余乗算を 通常のコンピュータを用いて高速に演算することは困難 であった。

【0014】また、モンゴメリー法を繰り返してべき乗 の最大ピット数が大きくなり、同じ回路によってべき乗 剰余演算を実行することは困難であった。これについ て、イブンのアレイは、剰余乗算出力のピット数が入力 値のピット数を越えた場合の処理を行うPEについて示 されておらず、べき乗剰余演算に対しては不十分なもの になっている。

【0015】さらに、従来のモンゴメリー法は後述する ようにQ=A·B·R-1 mod Nの演算を行う前後に、 A、B及びQに対して別の演算を行う必要があり、数種 類の演算手段が必要であった。

【0016】また、特に、上述のイブンのアレイは、乗 算T=A・Bを実行するアレイと、定数として扱われる Rに対する剰余演算Q=T・R-1 mod Nを実行するア レイから構成されている。従って、イブンのシストリッ クアレイは、Tを演算するアレイとQを演算するアレイ が2種類必要であるために効率的ではなかった。さら に、PE内で行なれる演算として1ビット毎の演算のみ を提案しており、柔軟性に欠けていた。

【課題を解決するための手段】そこで、本発明の目的 50 2・として、

は、上述の欠点を除去し、暗号通信におけるべき乗剰余 演算及び剰余乗算を、剰余の法となるNと素であるRを 用いた剰余乗算を繰り返すだけで実行する方法を提供す ることにある。

【0018】また、本発明の他の目的は、モンゴメリー 法を用いて、より小さな回路規模で高速にべき乗剰余演 算及び剰余乗算を実行する回路を実現することにある。

【0019】かかる課題を解決するために、本発明で は、Nを法とする整数A、Bの剰余乗算Q=A・B mod Nを利用して、通信内容の暗号化または復号を行なう 暗号通信方法において、入力データU、Vに対して、N と素である整数Rを用いて、Z=U・V・R-1 mod N を演算して出力する演算部を1つ以上具える。

【0020】また、本発明の他の態様によれば、Nを法 とする整数M、eに関するべき乗剰余演算:C=Mº mo d Nを利用して、通信内容の暗号化または復号を行なう 暗号通信方法において、入力データU、Vに対して、N と素である整数Rを用いて、Z=U・V・R-1 mod N を演算して出力する演算部を1つ以上具える。

【0021】また、本発明の他の態様によれば、入力さ れた整数A、Bに対するNを法とした剰余乗算Q=A・ B mod Nを利用して、通信内容の暗号化または復号を 行なう暗号通信方法において、Nと素である整数Rを用 いて、入力されたA及び前記RよりA・R mod Nを演 算してその結果をAIとする演算工程と、入力されたB 及び前記RよりB・R mod Nを演算してその結果をB 』とする演算工程と、前記演算結果A』、B』及び前記 Rに基づき、Ag·Bg· R-1 mod Nを求めてその結果 をT』とする演算工程と、前配T』と前配RとによりT 剰余演算を実行する場合、剰余乗算を繰り返す度に出力 30 1·R-1 mod Nを演算し、その結果としてQを求める演 算工程とを有し、前記T』を求める演算工程に、A』を 任意の整数vによる前記AI のvビット毎の分割、Y= 2\* として、

> $T_i = (T_{i-1} + A_i \cdot B_i \cdot Y + M_{i-1} \cdot N)/Y$  $M_{i-1} = (T_{i-1} \mod Y) \cdot (-N^{-1} \mod Y) \mod Y$ の順次演算により実行する演算工程とを具える。

【0022】また、本発明の他の旅様によれば、入力さ れた整数A、Bに対するNを法とした剰余乗算Q=A・ B mod Nを利用して、通信内容の暗号化または復号を 行なう暗号通信方法において、Nと索である整数Rを用 いて、入力されたA及び前記RよりA・R mod Nを演 算してその結果をAx とする演算工程と、入力されたB 及び前記RよりB・R mod Nを演算してその結果をB 』とする演算工程と、前記演算結果A』、B』及び前記 Rに基づき、A.・B. · R-1 mod Nを求めてその結果 をT. とする演算工程と、前記T. と前記RとによりT 1・R-1 mod Nを演算し、その結果としてQを求める演 算工程とを有し、前記T』を求める演算工程に、Aiを 任意の整数vによる前記Ax のvビット毎の分割、Y=

 $T_1 = (T_{1-1} / Y + A_1 \cdot B_R) + M_1 \cdot N$ 

 $M_{i-1} = ((T_{i-1} / Y + A_i \cdot B_k) \mod Y) \cdot (-N^{-1} \mod Y) \mod Y$ 

の順次演算により実行する演算工程を具える。 [0023]

【作用】入力データU、Vに対して、Nと素である整数 Rを用いて、Z=U・V・R-1 mod Nを演算して出力 する1つ以上の演算部に対して、Aと、Rx = R2 mod Nなる定数Rx とを入力して、Ax =A· Rx·R-1 mod Nを出力させ、Bと、前記定数R1 とを入力して、B1 』と前記B』とを入力して、T』 = A』・B』・ R-1 mod Nを出力させ、出力された前配T』と定数1とを入力 して、 $T_1 \cdot 1 \cdot R^{-1}$  mod NをQとして出力させること により、前記剰余乗算Q=A・B mod Nを実行する。 【0024】入力データU、Vに対して、Nと案である 整数Rを用いて、2=U・V・R-1 mod Nを演算して 出力する1つ以上の演算部に対して、Mと、R1 =R2 modNなる定数R<sub>1</sub> とを入力して、M<sub>2</sub> = M· R<sub>2</sub>·R<sup>-1</sup> modNを出力させ、eの2進表現をe= [e¹, e¹-¹, …, e¹ ) とし、C』の初期値をC』 = R<sub>2</sub>·R<sup>-1</sup> modNと 20 して、順次高位ピットからのe¹の値に従って、e¹= 1なるときに、前記演算部に対してC』とM』とを入力 して、C1・M1・R-1 modNを新たなC1 として出力さ せ、更に、前記 e¹ における i が 1 より大なるときに は、前記演算部に対して2つの入力データとして共にC 』を入力して、Cx・Cx・R-1 mod Nを新たなCx とし て出力させ、全ての前記e<sup>1</sup> に対する処理の終了後に、 前記演算部に対してCx と定数1とを入力して、C=C 1·1· R⁻¹ mod Nを出力させることにより、前記べき

【0025】入力データU、Vに対して、Nと素である 整数Rを用いて、Z=U・V・R-1 mod Nを演算して 出力する1つ以上の演算部に対して、Mと、R<sub>1</sub> = R<sup>2</sup> modNなる定数Rx とを入力して、Mx = M· Rx·R-1 modNを出力させ、eの2進表現をe= (e', e'-1, …, e¹)とし、Cx の初期値をCx =Rx·R⁻¹ modNと して、順次低位ピットからのe¹の値に従って、e¹=\*

 $T_1 = (T_{i-1} / Y + A_i \cdot B_i) + M_i \cdot N$ 

 $M_{i-1} = ((T_{i-1} / Y + A_i \cdot B_i) \mod Y) \cdot (-N^{-1} \mod Y) \mod Y$ 

の順次演算により実行する。

乗剰余演算C=Mº mod Nを実行する。

[0028]

【実施例】以下、Nを法とする剰余乗算を、Nと素であ る整数Rを用いた値に対する剰余乗算として、モンゴメ リーによって提案された手法(モンゴメリー法)を例に とり説明を行う。まず、べき乗剰余演算及び剰余乗算を 用いる暗号システムについて示し、次にモンゴメリー法 を用いたべき乗剰余演算及び剰余乗算を行う場合の前後 の処理法とモンゴメリー法を用いた剰余乗算の入出力の **整合性について示す。さらに、モンゴメリー法を実行す** 

\*1なるときに、前記演算部に対してC』とM』とを人力 して、Cx・Mx・R-1 modNを新たなCx として出力さ せ、更に、前記e<sup>1</sup> におけるiがtより小なるときに は、前記演算部に対して2つの入力データとして共にM 』を入力して、Ma・Ma・R-1 mod Nを新たなMa とし て出力させ、全ての前記e1 に対する処理の終了後に、 前記演算部に対してCa と定数1とを入力して、C=C =B・R1·R<sup>-1</sup> mod Nを出力させ、出力された前記A 10 1·1·R<sup>-1</sup> mod Nを出力させることにより、前記べき 乗剰余演算C=Mo mod Nを実行する。

> 【0026】入力された整数A、Bに対するNを法とし た剰余乗算Q=A・B mod Nを、Nと素である整数R を用いて、入力されたA及び前記RよりA・R mod N を演算してその結果をAxとし、入力されたB及び前記 RよりB・R mod Nを演算してその結果をB』とし、 前記演算結果AI、BI及び前記Rに基づき、AI・BI • R-1 mod Nを求めてその結果をTa とし、前記Ta と前記RとによりTx・R-1 mod Nを演算し、その結果 としてQを求めるようにし、前記T』を求める演算を、 A: を任意の整数 v による前記 A: の v ピット毎の分 割、Y=2\* として、

 $T_i = (T_{i-1} + A_i \cdot B_i \cdot Y + M_{i-1} \cdot N)/Y$  $M_{i-1} = (T_{i-1} \mod Y) \cdot (-N^{-1} \mod Y) \mod Y$ の順次演算により実行する。

【0027】入力された整数A、Bに対するNを法とし た剰余乗算Q=A・B mod Nを、Nと素である整数R を用いて、入力されたA及び前記RよりA・R mod N を演算してその結果をAxとし、入力されたB及び前記 30 RよりB・R mod Nを演算してその結果をBx とし、 前記演算結果AI、BI及び前記Rに基づき、AI・BI • R-1 mod Nを求めてその結果をT<sub>1</sub> とし、前記T<sub>1</sub> と前記RとによりTx・R-1 mod Nを演算し、その結果 としてQを求めるようにし、前記T』を求める演算を、 Aιを任意の整数vによる前記Aιのvピット毎の分 割、Y=2'として、

40 き乗剰余演算及び剰余乗算を効率的に実行する回路を示

【0029】 [暗号システム] まず、図1に示すn対n の通信系における暗号システムについて説明する。 図1 における結線はローカルエリアネットワーク(LAN) のような局所的な通信網、または電話回線のような大域 的な通信網を表す。ここで、A~Zは利用者であり、そ れぞれに通信網につながるための通信機(通信端末)T が割り当てられている。暗号装置は、入力された情報を 暗号化して出力するものであり、例えば、その通信機T るPEを示し、それを複数並列に用いることによってペ 50 に内臓させ、通信機Tが暗号化情報を出力する構成とし

てもよいし、通信機工と通信網の間に挿入させて、通信 機工の出力を暗号化して通信網に出力するようにしても よい。また、通信機に接続され、通信機に情報を出力す る装置に内臓させることもできる。また、暗号装置が通 信機に常時接続されていなくても、ICカードのような 携帯用の装置に暗号装置を内蔵し、必要なときに通信機 または通信機に接続された装置と接続する構成としても よい。このような暗号装置によって、秘密通信や認証通 信及び鍵共有,零知識証明などの暗号通信を行うことが できる。

【0030】このような暗号装置で必要となる、剰余乗 算回路またはべき乗剰余演算回路の例としては、平文M を入力し、e及びNを他の入力または記憶された値とし て、暗号C=M<sup>e</sup> mod Nを出力するべき乗剰余演算回路 を考えることができる。この場合、べき乗剰余演算回路 が暗号装置そのものとなる。秘密通信の場合、同様の暗 号装置により、逆演算M=C4 mod Nによって復号を行\*

 $(T+M\cdot N)/R=T\cdot R^{-1} \mod N$ 

従って、剰余乗算: Q=A·B mod Nを実行する場 20 【0035】

合、Nに対して素である整数Rを用いて次のようにして※

$$A_R = A \cdot R \mod N$$

$$B_1 = B \cdot R \mod N \tag{3}$$

$$T = A_{\mathbf{i}} \cdot B_{\mathbf{i}} \tag{4}$$

$$T_1 = T \cdot R^{-1} \mod N = (T + M \cdot N) / R$$
 (5)

$$Q = T_1 \cdot R^{-1} \mod N \tag{6}$$

ここで、式(4), (5)の演算をモンゴメリーの剰余 乗算と呼ぶとすると、モンゴメリーの剰余乗算は次のよ★

> $T_R = A_R \cdot B_R \cdot R^{-1} \mod N$  $= (A_R \cdot B_R + M \cdot N) / R$

> ただし、M=Ax・Bx・N' mod R

モンゴメリーの剰余乗算においてNが奇数の場合、R= 2º (nは任意の整数)と選べば、RはNに対して素な 整数になる。この場合、Rによる除算はピットシフトの みで済むので、式(5)または式(7)のモンゴメリー の剰余乗算は乗算のみによって実行できる。

【0037】このとき、式(2), (3)及び(6)の 前後の処理もまたモンゴメリーの剰余乗算によって次の ように実行できる。

[0038]

 $A_R = A \cdot R \mod N = A \cdot R_R \cdot R^{-1} \mod N$  $B_{I} = B \cdot R \mod N = B \cdot R_{I} \cdot R^{-1} \mod N$  $Q = T_{1} \cdot R^{-1} \mod N = T_{1} \cdot 1 \cdot R^{-1} \mod N$ ただし、R<sub>2</sub> = R<sup>2</sup> mod N

> INPUT M, e, N, R:  $M_1 = M \cdot R_1 \cdot R^{-1} \mod N$  $C_R = 1 \cdot R_R \cdot R^{-1} \mod N$ FOR i = t TO 1

[0040] (9)

IF  $e_1 = 1$  THEN  $C_1 = C_1 \cdot M_1 \cdot R^{-1} \mod N$  (11) IF 1 > 1 THEN  $C_1 = C_1 \cdot C_1 \cdot R^{-1} \mod N$  (12)

\*うこともある。また、剰余乗算回路またはべき乗剰余渡 算回路を暗号装置の一部として、暗号装置への外部から の人力あるいは暗号装置内の他の処理部の処理結果をこ の回路に入力して、演算を実行し、演算結果を暗号装置 の外部への出力あるいは暗号装置内の他の処理部に対す る入力とする構成をとることもできる。

10

【0031】また、配憶媒体へのアクセスを通信と見な した場合は、磁気ディスク等のような記憶媒体と、この 記録媒体へのアクセス装置が通信機に相当し、通信系と 10 同様に配憶系においても本発明による回路を用いた暗号 装置によって、暗号システムを利用することができる。

【0032】 〔モンゴメリーの剰余乗算〕 次の定理がモ ンゴメリーによって導かれた。

【0033】定理1:NとRを互いに素な整数、Tを任 意の整数とし、N'=-N-1 mod Rとし、M=T・ N' mod Rとするとき、次の関係を満足する。

[0034]

※行うことができる。

(2)

(3)

★うに表すことができる。

[0036]

(7)

(8)

Rx はNによって一意に定まる値であるので、Nを定め たときに定まり、定数として扱うことができる。従っ て、図2に示すようにZ=X・Y・R-1 mod Nを実行 する演算回路を用いて、式(2)~(6)の演算が共通 に実行でき、求める剰余乗算: Q=A・B mod Nが演 算される。図2は入力組(A, R<sub>k</sub>), (B, R<sub>k</sub>), (A<sub>1</sub>, B<sub>2</sub>), (T<sub>2</sub>, 1) に対する出力が各々A ı, Bı, Tı, Qであることを示している。

【0039】〔モンゴメリーのべき乗剰余演算1〕ま た、モンゴメリー法を用いて、べき乗剰余演算:C=M \* mod Nも次のようにして実行される。

## NEXT

C=C1·1· R-1 mod N

従って、べき乗剰余演算もモンゴメリーの剰余乗算のみによって実行できる。なお、式 (10) に示すC<sub>1</sub> の初期値は、R<sub>2</sub> とNによって定まるので定数として扱うこともできる。以後、このようにモンゴメリーの剰余乗算のみを用いたべき乗剰余演算をモンゴメリーのべき乗剰余演算と呼ぶ。

【0041】 ここで、以上のように、モンゴメリーのべき乗剰余演算を実行する場合、1つの演算結果を次の演 10 算の入力として乗算を繰り返すので、各乗算を同一の回路構成で実現しようとするとき、出力の最大ビット数が入力の最大ビット数を越えてしまうと実現が困難となる。

【0042】そこで、式(7)のモンゴメリーの剰余乗 算において、入力と出力の最大ビット数が等しくなるた めの条件を以下に考察する。

【0043】 定理2:式(7), (8) において $A_1$  <  $2^{n+1}$ ,  $B_1$  <  $2^{n+1}$ , N <  $2^{n}$ , R =  $2^{n+1}$  としたとき、 $T_1$  <  $2^{n+1}$  となるためには、u = 1かつr > 1、 20または、u > 1かつr = u + 1ならば十分である。

【0044】証明:

R=2\*\*\* とすると式(8)よりM<2\*\*\* .

A: <2\*\*\* , B: <2\*\*\* , N<2\* とすると、

 $A_R \cdot B_R < 2^{2(n+1)}, M \cdot N < 2^{2n+1}.$ 

キャリーによる桁上がりを考慮して、

 $A_{R} \cdot B_{R} + M \cdot N < \max (2^{2(n+n)+1}, 2^{2n+r+1})$ ,

よって、Ta <max (2\*\*\*\*\*\*\*, 2\*\*1).

従って、2\*\*2\*\*1-r≤2\*\*1 の場合: T1 <2\*\*1.

 $\therefore$  u=1, r>1

 $2^{*-2*+1-r} > 2^{*+1}$  の場合:  $T_k < 2^{*+2*+1-r}$ .

 $\therefore u > 1, r = u + 1$  (15)

ただし、max (A, B)はA, Bのうち大きい方を選択 する関数である。

【0045】このとき、式(14), (15)の条件を満足していればモンゴメリーのべき乗剰余演算はすべてモンゴメリーの刺余乗算の単純な繰り返しによって実現することができる。従って、図3に示すように式(9)~(13)に対してセレクタSによって入力を選択するだけでべき乗剰余演算が実行できる。

【0046】なお、図3の回路で、2つのセレクタSは、選択可能なフィードバック入力として、一方にCI、他方にCI、MIを一時替えるメモリを具えるものとする。このようなメモリは、2つのセレクタSの前に設けて、両セレクタSが共通に利用できるようにしてもよいことはもちろんである。また、このようなセレクタSにおける入力の切換のためには、例えば、eをシフトレジスタに記憶させ、eiを上位ピットから順次出力させ、その出力を受けて、eiを上位ピットから順次出力させ、その出力を受けて、eiを上位ピットから順次出力させ、その出力を受けて、eiを目であるか、および1>1であるかの判定を行い、切換信号を出力する制御部

*12* (1 3)

(論理回路やカウンタなどにより構成できる)を設ければよい。

【0047】このとき、式(14),(15)の条件を 満足していればモンゴメリーのべき乗剰余演算はすべて モンゴメリーの刺余乗算の単純な繰り返しによって実現 することができる。ただし、式(14),(15)から u>0であるので、演算結果であるCだけは、C<Nと なるように補正しなければならない。

【0048】従来のイブンの手法では、このような補正をモンゴメリーの剰余乗算を行う度に行わなければならないが、本方式はモンゴメリーのべき乗剰余演算の終了後に1度だけ補正を行えばよい。また、この補正は簡単な処理であるので、以下に示すモンゴメリーのべき乗剰余演算のための回路規模や処理速度に比べてほとんど影響しない。

【0049】 (モンゴメリーのべき乗剰余演算2) また、べき乗剰余演算: C=M<sup>c</sup> mod Nは次のようにして も実行できる。

[0050]

INPUT M, e, N, R:

 $M_R = M \cdot R_R \cdot R^{-1} \mod N$ 

 $C_1 = 1 \cdot R_1 \cdot R^{-1} \mod N$ 

FOR i=1 TO t

IF  $e^1 = 1$  THEN  $C_R = C_R \cdot M_R \cdot R^{-1}$  mod

30 NEXT

(14)

 $C = C_1 \cdot 1 \cdot R^{-1} \mod N$ 

この場合も、式(14), (15)の条件を用いればモンゴメリーの剰余乗算の単純な繰り返しによってCが演算できることは明らかである。また、図3の回路で、2つのセレクタSがそれぞれC1, M1を選択可能とすると共に、2つのセレクタSが、ともにM1を選択可能とするだけで、同様にべき乗剰余演算が実行できることは明らかである。

【0051】以上によって、べき乗剰余演算及び剰余乗 40 算が式(16)を演算する演算回路のみによって実行で きることが示された。

[0052]

 $Z = X \cdot Y \cdot R^{-1} \mod N$ 

(16)

また、これを式 (7) に示すモンゴメリーの剰余乗算を 用いて演算する場合には、式 (14), (15) の条件 を満足する入力値を用いることによって、モンゴメリー の剰余乗算の単純な繰り返しによって剰余乗算及びべき 乗剰余演算が実行できることも示された。

せ、その出力を受けて、 $e_1$  = 1 であるか、および 1 【0053】式 (16) または式 (7) は整数演算であ 1 であるかの判定を行い、切換信号を出力する制御部 50 るので、その演算回路及び方法は種々の手法によって実

7.3

現できる。例えば、CPU等を用いれば簡単に実現でき ることは明らかである。

【0054】従って、式(16)または式(7)を実行 する共通の演算回路及び方法によって、剰余乗算及びべ き乗剰余演算を用いた種々の暗号システムが効率的に構 成できる。

【0055】〔モンゴメリーの剰余乗算及びべき乗剰余\*

\*回路の実施例1) Tr = Ar·Br·R-1 mod N (Ar, B<sub>1</sub> <2\*\*\*, R=2\*\*\*, N<2\* 整数, u, rは式 (14), (15) の条件を満たす) の剰余乗算を考え る。AxをVビット毎、Bx , N, Tx をdビット毎に 分割すると、次のように表せる。ただし、n+r≤m・ d,  $n+r \le k \cdot v$ ,  $X=2^{d}$ ,  $Y=2^{v}$  ( $v \le d$ ). [0056]

14

 $A_1 = A_{k-1} \cdot Y^{k-1} + A_{k-2} \cdot Y^{k-2} + \cdots + A_1 \cdot Y + A_0$  $B_{k} = B_{k-1} \cdot X^{k-1} + B_{k-2} \cdot X^{k-2} + \cdots + B_{1} \cdot X + B_{0}$  $N = N_{n-1} \cdot X^{n-1} + N_{n-2} \cdot X^{n-2} + \cdots + N_1 \cdot X + N_0$  $T_1 = T_{n-1} \cdot X^{n-1} + T_{n-2} \cdot X^{n-2} + \cdots + T_1 \cdot X + T_0$ 

ここで、 $A_1(i=0,\dots,k-1, n+u < i でA_1 = 0) はA_1$ を下位桁からVピット毎に分割したピット系列を表し、 B, , N, , T, (j=0, ···, m-1) は各々Bz , N, Tz に ついて下位桁からdピット毎に分割したピット系列を表 す。この場合、モンゴメリーの剰余乗算は次の演算をi= 0 からk まで繰り返すことよって求められる。ただし、 T\_iはi回目の演算におけるT1の値を意味し、式(1 6) におけるT<sub>1</sub> とは異なる。

[0057]

 $T_{-i} = (T_{-i-1} + A_i \cdot B_i \cdot Y + M_{i-1} \cdot N)/Y$  (18) ただし、 $M_{l-1} = (T_{-l-1} \mod Y) \cdot N_0' \mod Y$ , T  $_{-1} = 0$ ,  $N_0' = N' \mod Y$ 

この演算を並列処理で実現するために、B<sub>1</sub>, NをBj , Nj を用いて表すと次のようになる。

【0058】アルゴリズム1:

FOR i=0 TO k

 $M_{i-1} = dw_i \quad (dw_i \quad (T_{i-1}, 0) \cdot N_0')$ 

FOR j=0 TO m-1

 $R_{i,i} = T_{i-1,i} + L_{i-2,i+1} \cdot X / Y^2 + Y \cdot A_i \cdot B_i$  $+M_{i-1}\cdot N_i$ 

 $L_{i,j} = dw_i (R_{i,j})$ 

 $T_{i,j} = (R_{i,j} - L_{i,j}) / Y$ 

NEXT

NEXT

ただし、dw4 (ス) = ス mod 24

 $up_{d}(Z) = (Z - dw_{d}(Z)) / 2^{d}$ 

Ti.,, Li, の初期値は全て0

アルゴリズム1において、Y・A:・B:, L:-2.1+1・X / Y<sup>2</sup> , および $T_{1,1} = (dw_{a+}, (R_{1,1}) - L_{1,1})$  40 一の剰余乗算を実行できることは明らかである。 /Y等の定数X=24, Y=2\* による乗除算は他の値 に対してビットをずらすことによって実現される。従っ て、Tiii に関する演算はRiii のLSBに対してvビ ット目からd+v-1ピット目までの値をTiiとする ことを意味する。ただし、Li, はRi, のLSBから v-1ピット目までの値である。このようにT... を得 るための1/Y演算をRi, 」毎の下位へのピットシフト によって実現しているので、L1-2.1+1 はR1.1 を演算 するときに用いられ、X/ Y<sup>3</sup> によって桁を合わせて演 算される。

(17)【0059】図2はアルゴリズム を行う回路である。 アルゴリズム1において1はクロックを意味し、」は図 3におけるレジスタ (R) の位置に対応し、右から左に R1.0 からR1.8-1 のレジスタを示す。

【0060】以下、簡単のためにv=1の場合について 図2の回路と動作を説明する。図2においてB,,N ı(j=0, ···, m-1) 及びNo'は、各々に記された値を乗数と して持つdピットの乗算器を示し、d個のアンドによっ 20 て実現できる。Nが奇数であれば、No'=1であるの で、Mi-1 を演算する乗算器は省略でき、Ti-1,0 のL SBをとして出力する。また、+で示される加算器の入 カ及び出力は次のようになる。下部の乗算器からの出力 Mi-1・Ni はdピット、上部の乗算器からの出力Ai・B i もdビットであるが、その値を2倍するためにMi-1・ N」に対して1ピット上位桁にシフトして入力する。レ ジスタからの入力T<sub>1-1,1</sub> は、R<sub>1-1,1</sub> のLSBから2 ピット目からを1ピット下位にシフトさせ、Mi-1・Ni と同位の値として入力する。L1-2,1+1・20-2 は2つ前 30 のPEからの1ピット出力L<sub>1-2,1+1</sub>をM<sub>1-1・N1</sub>のL SBからd-1ビット目に入力することを意味する。こ の場合、T<sub>1-1,1</sub> < 2<sup>4+2</sup> であれば、加算器からの出力 はd+3ビットとなる。従って、加算器からの出力を受 けるレジスタは各々d+3ピットレジスタとなる。

【0061】以上のようにして、図4の回路で式(1 8) の演算が実行でき、Ao からAx まで入力すること によってモンゴメリーの剰余乗算が実行できる。

【0062】また、図2はv=1として説明したが、v ≤dであるvに対しても同様の手法によってモンゴメリ

【0063】本実施例によるモンゴメリーの剰余乗算回 路は非常に小さな回路規模で、高速処理を実現する。

【0064】〔モンゴメリーの剰余乗算及びべき乗剰余 回路の実施例2〕この演算をシストリックアレイで実現 するために、BR , NをB1 , N1 を用いて表すと次 のようになる。

【0065】アルゴリズム2:

FOR i=0 TO k

 $M_{i-1} = dw_{i} (dw_{i} (T_{i-1,0}) \cdot N_{0})$ 

50 FOR j=0 TO m-1

 $R_{i,j} = T_{i-1,j} + C_{i,j-1} + L_{i-2,j+1} \cdot X / Y^2 + Y \cdot A$  $_{1} \cdot B_{1} + M_{1-1} \cdot N_{1}$ 

 $L_{i,j} = dw_r \quad (R_{i,j})$ 

 $T_{i,i} = (dw_{i+v} (R_{i,i}) - L_{i,i}) / Y$ 

 $C_{1,j} = up_{d+r} (R_{1,j})$ 

NEXT

NEXT

ただし、dwa (Z) = Z mod 2<sup>4</sup>

 $up_d$  (2) = (2-dw<sub>d</sub> (2))/2<sup>d</sup>

T.,,, C.,, L.,, の初期値は全て0

アルゴリズム 2 において、C<sub>1,1-1</sub> は桁上がりとしてR !.. を演算する時に用いられる。また、Y・A.・B., i.i)ーLi.i)/Y等のX, Yを定数としてもつ演算 は他の値に対してビットをずらすことによって実現され る。従って、 $T_{i,i}$  に関する演算は $R_{i,i}$  LSBに対し てvビット目からd+v-1ビット目までの値をTi,j とすることを意味する。

【0066】ただし、Li.i はRi.i のLSBからv-1ビット目までの値である。このようにT... を得るた 20 めの1/Y演算をRill 毎の下位へのピットシフトによ って実現しているので、Li-2,1+1 はRi,1 を演算する ときに用いられ、X/Y1 によって桁を合わせて演算さ カス.

【0067】図5はアルゴリズム2においてR...」、L 1.1 , Ti.1 , Ci.1 を演算する回路である。図6は図 5の回路を1つのPE (プロセッシング・エレメント) として、それを縦列に接続したシストリックアレイであ る。アルゴリズム2において、Jはクロックを意味し、 iは図6におけるPEの位置に対応し、左から右にi= 30 0 (#1) からi=k (#k+1) のPEを示す。

【0068】図6において#i+1番目のPEはAi(i= 0,…,k)の値が内部レジスタに設定されており、PE間 はBisとBoot, DisとDoot, TisとToot, Lisと Lest, MiaとMost, NiaとNost が各々接続されて いる。また、#1のPEのBis, Nisには各々Bi, N ı(j=0,…,n-1) が下位桁から順に入力され、D.,, Tio, Lia, Mioの入力には各々 0 が設定されている。 【0069】以下、簡単のために、v=1の場合につい て図5の回路と動作を説明する。図5において×は乗算 40 器を示し、d個のアンドによって実現できる。R1~R 3 は各々A<sub>1</sub> , M<sub>1-1</sub> , N₀' を保持する1 ピットレジス 夕である。Nが奇数であれば、N₀'=1であるのでを演 算する乗算器とNo'を保持するR3は省略され、R2は Ti-1,0 のLSBをとして保持する。また、R4, R5 はBia, Niaからの入力を1クロック遅らせて次のPE

に送るためのdピットレジスタである。+で示される加

算器の入力及び出力は次のようになる。下部の乗算器か

らの出力Mi-i・Ni はdピット、上部の乗算器からの出

にMi-i・Ni に対して1ビット上位桁にシフトして入力 する。前PEからの入力T<sub>1-1,1</sub> は、R<sub>1-1,1</sub> のLSB から2ピット目からd+1ピット目までのdピットを1 ピット下位にシフトさせ、Mi-1・Ni と同位の値として 入力する。L1-2,1+1・2<sup>4-2</sup> は2つ前のPEからの1ピ ット出力Li-2,j+1 をMi-1・N; のLSBからd-1ピ ット目に入力することを意味する。この場合、桁上がり 算器からの出力はd+3ビットとなるので、C1,1-1 は 2 ピットの値となる。従って、加算器からの出力を受け るR6はd+3ビットレジスタとなる。

16

【0070】以上により、図5のPE1つで式(18) の演算を実行できることがわかる。このPEを図6のよ うにk+1個パイプライン状に接続し、クロックに同期 させて動作させることによってモンゴメリーの剰余乗算 が高速に実行できる。

【0071】ただし、図6のアレイからの最終出力はk +1番目のPEからの出力Tx., Lx., と、k番目のP Eからの出力L1-1,1+1 に分離されているので、アルゴ リズム2の処理の後、次のような演算を行う。

【0072】アルゴリズム3:

FOR j=0 TO m-1

 $R_{k+1,j} = T_{k,j} \cdot C_{k+1,j-1} + L_{k-1,j+1} \cdot X / Y^2$ 

 $T_{k+1, j} = dw_d (R_{k+1, j})$ 

 $C_{k+1,1} = up_d (R_{k+1,1})$ 

 $T_{k+2,j} = T_{k+1,j+} C_{k+2,j-1} + L_{k,j+1} \cdot X / Y$ 

 $C_{k+2,1} = up_d (T_{k+2,1})$ 

NEXT

ここで、T<sub>k+2.</sub> がT<sub>k</sub> を分割したビット系列T<sub>1</sub>(j=0, ···, m-1) となる。R1+1.」の演算はアルゴリズム2にお いてA: =M:-1 =0とした場合の演算と同様であるの で、図5のPEによって実現される。Tt+2: の演算 は、ほぽRュ+ュ.」の演算と同様であるが、Tュ+ュ.」,C 1+1.1 は1/2演算が行われずし1.1+1 もし1-1,1+1 に 対して1ピット上位桁で加算される。従って、図7に示 すように図5のPEの加算器とレジスタR6のLSBの 下に1ビット分のハーフアダー(HA)とレジスタ(R 7) を用意し、HAには前PEの出力R<sub>1-1,1</sub> のLSB と、C1+2,j-1 を入力し (この時、C1+2,j-1 は高々1 ピットの値である)、その加算結果を新たに用意したレ ジスタへ、キャリービットを加算器へのキャリーとして 入力する。 このようにすればLェ, ュ+ュ は自動的に1ビッ ト上位の桁として加算される。従って、T1+2,1 を演算 するPEは他のPEと異なるが、i=k+2の時のみ加 算器へのキャリーとしてハーフアダーからのキャリーを 選択する1ピットのセレクタを加えれば全てのPEをI つのPEで実現できる。

【0073】従って、Trを得るには図6のPEとして 図7に示したPEを用い、さらに図6のアレイの後にP カA.・B. もdピットであるが、その値を2倍するため 50 Eを2個追加した計k+3個のPEを用いたアレイによ

ってモンゴメリーの剰余乗算が高速演算される。

【0074】また、図5及び図7はv=1として説明したが、v≤dであるvに対しても同様の手法によってモンゴメリーの剰余乗算を実行できることは明かである。

【0075】〔モンゴメリーの剰余乗算及びべき乗剰余回路の実施例3〕また、次のようなシストリックアレイを構成することができる。式(17)の演算を次のようなアルゴリズムによって実行する。

【0076】アルゴリズム4:

FOR i = 0 TO k

 $M_{i-1} = dw_{\tau} (dw_{\tau} (T_{i-1,1}) \cdot N_0')$ 

FOR j=0 TO m

 $R_{i,j} = T_{i-1,j+1} + C_{i,j-1} + A_i \cdot B_{j-1} + M_{i-1} \cdot N$ 

 $T_{i,j} = dw_r (R_{i,j})$ 

 $C_{i,j} = up_{\tau} (R_{i,j})$ 

NEXT

NEXT

アルゴリズム4における $R_{1,1}$  演算のアルゴリズム2との違いは、 $M_{1-1} \cdot N_1$ 対する $A_1 \cdot B_1$  及び $T_{1-1,1}$  の桁の違いをピットずれではなく、用いる $B_1$  及び $T_{1,1}$  の j に関する係数をずらすことによって実現している点である。従って、アルゴリズム2でピットずれのために生じる値 $L_{1,1}$  はアルゴリズム4では生じない。

【0077】アルゴリズム4の $R_{1,1}$ ,  $T_{1,1}$ ,  $C_{1,1}$ の演算を実行するPE及びシストリックアレイを図8, 9に示す。アルゴリズム4のj, iもそれぞれ、クロック及びPEの位置に対応する。また、図9においても#i+1のPEには $A_1$ (i=0, …,k) の値が内部レジスタに設定されており、PE間は $B_{1:n}$ と $B_{0:n+1}$ ,  $T_{1:n}$ と $T_{0:n+1}$ ,  $M_{1:n}$ と $M_{0:n+1}$ ,  $M_{1:n}$ と $M_{0:n+1}$ ,  $M_{1:n}$ 0人力には各々 $M_{1:n+1}$ 0が設定されているが、 $M_{1:n}$ 1、 $M_{1:n}$ 1、 $M_{1:n+1}$ 1、 $M_{1:n+1}$ 2、 $M_{1:n+1}$ 3、 $M_{1:n+1}$ 4、 $M_{1:n+1}$ 5、 $M_{1:n+1}$ 6、 $M_{1:n+1}$ 7、 $M_{1:n+1}$ 7、 $M_{1:n+1}$ 8 では行から順に入力される。ただし、アルゴリズム  $M_{1:n+1}$ 9 は $M_{1:n+1}$ 1 に対して $M_{1:n+1}$ 1 に対して $M_{1:n+1}$ 1 に対して $M_{1:n+1}$ 2 に対して $M_{1:n+1}$ 3 に対して $M_{1:n+1}$ 3 に対して $M_{1:n+1}$ 4 に対して $M_{1:n+1}$ 4 に対して $M_{1:n+1}$ 5 に対して $M_{1:n+1}$ 5 に対して $M_{1:n+1}$ 6 に対して $M_{1:n+1}$ 6 に対して $M_{1:n+1}$ 7 に対して $M_{1:n+1}$ 7 に対して $M_{1:n+1}$ 8 に対して $M_{1:n+1}$ 8 に対して $M_{1:n+1}$ 9 に対しる $M_{1:n+1}$ 9 に対して $M_{1:n+1}$ 9 に対し $M_{$ 

【0078】以降、簡単のためにv=dの場合について 説明する。図8において、 $\times$ はdビット・dビットの乗 算器を示し、+は加算器を示す。加算器の入力及び出力 は次のようになる。上部の乗算器からの出力 $A_1 \cdot B_{1-1}$  40 と下部の乗算器からの出力 $M_{l-1} \cdot N_l$  は各々2・dビットであり、前PEからの出力 $T_{l-1,l+1}$  はdビットの値 である。従って、 $C_{l-1-1}$  が $C_{l-1-1}$  く $2^{2\cdot d+1}$  であれ ば加算器からの出力は $2\cdot d+2$ ビットの値である。また、 $R1\sim R7$ はdビットのレジスタであり、加算器からの出力を受けるR8は $2\cdot d+2$ ビットのレジスタである。レジスタR8は、LSBからdビット目までを $T_{l-1,l+1}$  として次のPEへ出力し、上位のd+2ビットを $C_{l-1,l-1}$  として加算器へフィードバックする。

【0079】図8ではN; はB; に比べて1クロック前 50 回路を構成することができる。

に入力されるので $A_1 \cdot B_{1-1} \cdot E_{M_1-1} \cdot N_1$  が同時に演算される。また、 $T_{1-1,1+1} \cdot E_{M_1} \cdot B_{1-1}$  及び $M_{1-1} \cdot N_1$  と同時に演算するために、 $B_{1,1} \cdot N_{1,1}$  から人力される $B_{1,1} \cdot N_1$  は2クロック遅らされて次のPEに出力され

【0080】従って、図8のPEによっても式(17) の演算を行うことができ、図9のシストリックアレイに よってモンゴメリーの剰余乗算が高速に実現できること がわかる。この場合、アルゴリズム に相当する処理は 10 必要なく、図9に示すようにm+1個のPEによってア レイが構成できる。

【0081】また、図8はv=dとして説明したが、v <dであるvに対しても同様の手法によってモンゴメリ 一の剰余乗算を実行できることは明らかである。

【0082】〔モンゴメリーの剰余乗算及びべき乗剰余 回路の実施例4〕また、実施例3に示したアルゴリズム 4を実行する場合、A. は予めPEに設定している必要 はなく、図10のようにA11からA1(i=0, ···, k-1)を下 位桁からN<sub>1</sub> に同期させて入力させ、図11のようにA 1.とA. を接続して次のPEに送る構成にしてもよ い。この場合、A: (i=0, ···, k-1) はB: (j=0, ···, m-1) よ りも1クロック先に入力されるので、#1のPEにおい てA。が入力されると同時にR1のレジスタにA。を保 持すると、A₀・B」(j=0, ···, m-1) を演算を全ての j に対 して実行することができる。また、B: は2クロック遅 れて次のPEに入力されるが、Ai は1クロックしか遅 れないので、#i-1のPEにおいてA<sub>i</sub>がB<sub>i</sub>(j=0, …, m-1) の前に入力され保持できたとすると、#iのP EではA<sub>1+1</sub> がB<sub>1</sub>(j=0,…, m-1) の前に入力され保持で きる。従って、#iのPEにおいて無理なくA<sub>1+1</sub>・B 」(j=0,…,m-1) の演算が実行できる。従って、回路規模 及び処理速度を変えることなくアルゴリズム4を図1 0,11のPE及びシストリックアレイによっても実現 できる。

【0083】 (モンゴメリーの剰余乗算及びべき乗剰余回路の実施例5) モンゴメリーのべき乗剰余演算は式(17)の演算の繰り返しによって実行できる。図10及び図8,10に示したPEは式(17)の演算を行うことができるので、図12のようにメモリと組み合わせれば、1つのPEを(3・t/2+2)・q回(qはモンゴメリーの剰余乗算アレイを構成するために必要なPEの数で、図7のPEではk+3個,図8,10のではk-2個)用いてモンゴメリーのべき乗剰余演算を処理できる。もし、p個のPEを用いるならば、(3・t/2+2)・q/p回の繰り返しでモンゴメリーのべき乗剰余演算を処理できる。もし、p個のPEを用いるなが、(3・t/2+2)・q/p回の繰り返しでモンゴメリーのべき乗剰余演算を処理できる。処理速度は繰り返し回数に反比例するので、この方式は処理速度をPEの数に比例させることができ、また、PEの数による処理速度の高速化または回路規模の小型化に対して同じ効率のべき乗剰余演算回路を構成することができる。

【0084】従って、図13に示すような装置化が可能になる。図13において、SYMC (Systolic Modular Exponentiation Chip)と表されているのは、p個のPEを総列接続したものをチップ化したものである。pは1≦p≦(3・t/2+2)·qであれば任意であるので、任意の回路規模のチップを構成することができる。また、SYMCは回路構成に規則性をもつので装置化及びチップ化が非常に行いやすい。また、処理速度はSYMCの数に比例して高速化できるので、図13に示すようにSYMCを従属に接続するだけでよい。この場合、SYMCの処理回数を変える必要があるが、これは制御回路を外部からプログラミング可能なROM等によって構成することによって容易に実現できる。

【0085】〔モンゴメリーの剰余乗算及びべき乗剰余 演算回路のその他の実施例〕上記実施例によるアルゴリ ズムでは1つのPEで行う処理は簡単な整数演算である ので、PEを別にチップ化しなくても通常のDSPやC PU等によってもモンゴメリーのべき乗剰余演算を簡単 に実現することができる。

【0086】また、上記実施例はシストリックアレイを基本としているので、回路構成が規則的であり、制御や 遅延も局所的であるのでVLSIによる実用化にも最適である。

【0087】また、上記実施例のPEを従属に接続せず 独立した演算素子として用い、よく知られたマイクロプログラミング的な手法によって制御して剰余乗算及びべき乗剰余演算を実現することも容易である。

【0088】また、図5,7及び図8,10のPEは式(18)の演算を一括して実行しているが、式(18)を種々に分解した演算素子によって最終的に式(18)の演算を実行する場合も本発明は含んでいる。

【0089】また、本発明をシストリックアレイによって実行する場合、制御信号もデータと同時に入力させることができ、制御信号の伝送レジスタまで含んだものをPEとすることもできる。

【0090】以上によってシストリックアレイを用いたべき乗剰余演算及び剰余乗算回路及び方法の構成法が示された。この方式はイブンによる手法の欠点をすべて解決した回路及び方法を提供する。それによって、次のような効果を持つ効率的な暗号システムを構成することが 40 できる。

【0091】高速な暗号システムが必要な場合、本発明によるべき乗剰余演算及び剰余乗算回路をVLSI等によって構成すればよい。この場合、本発明によるべき乗剰余演算及び剰余乗算回路は簡単なPEによる規則構造を持ち、かつ、PEの制御とPE内の遅延時間は局所的であるので、VLSIに最適である。これによって、高速な暗号システムが構成される。

【0092】また、高速性よりも小型回路による暗号シ い。また、アレイ2は1種類のPEのみで構成できる。 ステムが要求される場合は、本発明によるべき乗剰余演 50 従って、アレイ1, 2はアレイ0よりも容易に回路化す

20

算及び剰余乗算回路をPE数個で構成すればよい。この場合も、PEによる規則構造と制御と遅延時間の局所性といった特徴は失われず回路化しやすい。また、PE内で行われる演算は簡単な整数演算であるので、本発明による演算手順はCPUやDSP等のソフト的な手法によっても簡単な暗号システムを実現することができる。

[0093] また、いくつかのPEからなる小型回路 (SYMC等) による暗号装置を構成した後で、高速性 が必要となっても図10のように、その小型回路を縦続 に接続して行けば、回路規模に比例した高速化が実現で きる。従って、暗号装置を作り直すことなく、継ぎ足し て行くだけで必要に応じた高速化が簡単に行える暗号シ ステムを実現できる。

【0094】また、1度暗号システムを構成した後で、暗号システムの強度を増すために演算する整数のビット数を増す場合も、同一の回路または、PEの数を増した同様の回路によって対応することができる。これは、本発明のべき乗剰余演算及び剰余乗算回路が回路規模と処理回数を簡単にトレードオフできるので、演算すべき整数のビット数の違いを処理回数の違いに帰着できるためである。従って、システムの暗号的な強度を増す場合にも、暗号装置をつくり直す必要がない。また、演算する整数のビット数を減少させる場合にも、暗号装置をつくり直すことのない暗号システムを実現することができる。

【0095】以上のような効果は、特額平3-225986号でも述べているように従来のべき乗剰余演算及び剰余乗算による暗号装置では実現できないものである。従って、本発明によるべき乗剰余演算及び剰余乗算回路及び方法 80を用いることによって柔軟で拡張性のある暗号システムを構成することができる。

【0096】次に、特願平3-225986号のシストリックアレイ(以後、アレイ0と呼ぶ)と本発明の実施例1に示したシストリックアレイ(アレイ1),実施例2,3に示したシストリックアレイ(アレイ2)の比較を行う。

【0097】アレイ0は除算を伴うために剰余テーブル(ROM等)によって剰余演算を行うが、アレイ1,2はすべて乗算によって剰余乗算が演算できるため1クロックに必要な処理時間がアレイ0に比べて短いために高速処理できる。また、アレイ1,2はROM等の剰余テーブルを用いず、ANDゲートのような回路規模のくすることができる。また、アレイ0はキャリービットの処理のためのPEを必要とするが、アレイ1,2は必要としないので必要なPEの数がアレイ0に比べて少ない。従って、同じ程度の回路規模を用いた場合、アレイ1,2はアレイ0に対して数倍の高速処理が行える。

[0098] また、アレイ1はアレイ0に比べてPEの 種類が少なく図7に示したようにPEを共通化しやすい。また、アレイ2は1種類のPEのみで構成できる。 従って、アレイ1、2はアレイ0よりも容易に回路化す

ることができ、アレイ0より無駄のない回路を構成する ことができる。

【0099】また、アレイ0が剰余テーブルを用いてい る場合、演算すべき各権数のビット数の増加に対してア レイ1, 2はアレイ0よりも柔軟性が高い。これは、ア レイ 0 が R O M 等の剰余テーブルを用いている場合、テ ーブルの最大容量によって各整数のビット数が制限され るためである。これに対し、アレイ1、2は乗算によっ て剰余が演算されるので剰余テーブルが必要なく演算す る整数のビット数に制限がない。ただし、演算する整数 10 のビット数が減少する場合(中国人の剰余定理を用いる 場合等)には、アレイ0~アレイ2の柔軟性は同じであ り、制限がない。よって、演算する整数のピット数の変 化に対して、アレイ1、2はアレイ0と異なり制限がな い。従って、アレイ1、2は演算する整数のピット数の 異なる演算に対してもSYMC等の回路を全く作り直す 必要がない。

【0100】以上のことから、上記実施例による剰余乗 算及びべき乗剰余方式を用いた暗号装置は、上述の効果 を最も小さな回路で高速に、かつ柔軟に実現できる暗号 20 システムを提供することができる。

【0101】〔モンゴメリーの剰余乗算及びべき乗剰余 回路の実施例6〕i回目の演算におけるTaの値Ta ı を、式(18)におけるT\_ı とは異なり、

 $T_{i} = (T_{i-1}/Y + A_{i} \cdot B_{i}) + M_{i} \cdot N$ (19)ただし、 $M_1 = ((T_{-1}/Y + A_1 \cdot B_1) \mod Y) \cdot N_0'$ mod Y,

 $T_{-1} = 0$ ,  $N_0' = N' \mod Y$ 

この演算を複数のPEによる並列処理で実現するため に、B1, NをB1, N1に分解して次のように表す。 アルゴリズム5:

FOR i=0 TO k-1

FOR j=0 TO m-1

 $S_{i,j} = T_{i-1,j} / Y + A_i \cdot B_j + C_{i,j-1}$ 

 $M_i = dw_i (dw_i (S_{i,0}) \cdot N_0')$ 

 $R_{i,1} = S_{i,1} + M_i \cdot N_i + L_{i-1,1+1} \cdot X$ 

 $L_{1,1} = dw_r (R_{1,1})$ 

 $T_{i,j} = dw_{d+v} (R_{i,j}) - L_{i,j}$ 

 $C_{i,j} = up_{d+r} (R_{i,j})$ 

NEXT

NEXT

ただし、dwa (Z) = Z mod 24

 $up_d$  (Z) = (Z-dw<sub>d</sub> (Z))/2<sup>d</sup>

Ti.,, Ci.,, Li., の初期値は全て0

アルゴリズム 5 において、Ci.i-i は桁上がりとしてS 1,1 を演算する時に用いられる。また、L1-1,1+1 · X, およびT1-1,1 / Y等のX, Yを定数としてもつ演算は 他の値に対してピットをずらすことによって実現でき る。従って、Ti, i に関する演算はRi, i のLSBに対 してvピット目からd+v-1ピット目までの値をT 50 FOR j=0 TO m

1.1 とすることを意味する。ただし、L1.1 はR1.1 の LSBからv-1ピット目までの値である。このように Ti., を得るための1/Y演算をRi., 毎の下位へのピ ットシフトによって実現しているので、L<sub>1-1,1+1</sub> はR 1.1 演算するときに用いられ、Xによって桁を合わせて 演算される。

22

【0102】アルゴリズム5において1を処理回数。」 をクロックと考えると各」に対して演算しなければなら ないのはSi.i 及びRi.i のみであり(Li.i, T 1.1 , C1.1 はピットシフトのみで実現される)、S 1.1 及びR1.1 は次の同型の演算によって実現される。 [0103]

 $f = d/y + a \cdot b + c \cdot x$ (20)ただし、yは2' または1, xは2' または1

x, yはビットシフトの有無であるので、式(20)は 図14に示すPEによって演算できる。

【0104】以下、簡単のためにマ=1の場合について 図14の回路と動作を説明する。図14において×は乗 算器を示し、d個のアンドによって実現できる。R1は aを保持する1ピットレジスタである。S1,S2は入 カd、cをyまたはxによってピットシフトさせるかど うかを選択するセレクタである。+で示される加算器は 乗算器からの出力a・ bとセレクタからの出力d/y及 びc・xの加算を行いfを演算する。R2は加算器から の出力を保持するレジスタである。以上によって、図1 4のPEで式(20)が演算できることが分かる。

【0105】従って、アルゴリズム5の各演算は図15 のように図14のPEを2つ組み合わせれば求めること ができる。ただし、図15のBia, Niaには各々Bi, 30 N<sub>1</sub>(j=0,…, m-1) が下位桁から順に入力されるとする。 この場合、左のPEでS‥」が演算され、右のPEでR i.」が演算される。また、v=1であるのでNが奇数で あれば、No'=1となり、Si.o のLSBがMi とな り、右のPEのレジスタR1に保持される。また、R i.」はCi.」, Ti.」, Li.」に分割されて表示されて いる。よって、図15をk個または図14のPEを2・ k個用いればアルゴリズム5が実行できることは明らか である。以上から、図14のPEによって式(19)を 効率的に並列処理できることがわかる。

【0106】また、図14, 15はv=1として説明し たが、vくdであるvに対しても同様の手法によってモ ンゴメリーの剰余乗算を実行できることは明らかであ る。

【0107】〔モンゴメリーの剰余乗算及びべき乗剰余 回路の実施例7〕また、次のようなシストリックアレイ を構成することができる。式(14)の演算を次のよう なアルゴリズムによって実行する。

アルゴリズム6:

FOR i=0 TO k

 $S_{i,j} = T_{i-1,j+1} + up_v (S_{i,j-1}) + A_i \cdot B_i$  $Mi = dW_{\bullet} (dW_{\bullet} (S_{1.0}) \cdot N_{0}')$ 

 $R_{1,1} = dw_1 (S_{1,1}) + up_1 (R_{1,1-1}) + Mi \cdot N_1$  $T_{1,1} = dw_r (R_{1,1})$ 

NEXT

## NEXT

アルゴリズム6のアルゴリズム5に対する違いは、式 (19) のT<sub>1-1</sub> /Yをピットずれではなく、クロック のずれによって実現している点である。従って、アルゴ ゴリズム6では生じない。

【0108】アルゴリズム6を実行するPE及びシスト リックアレイを図16,17に示す。アルゴリズム6の j, iもまた、それぞれがクロック及び処理回数に対応 する。また、図17のBia, Niaには各々Bi, Ni(j= 0, …, m-1) が下位桁から順に入力される。

【0109】以降、簡単のためにv=dの場合について 説明をする。まず、図16において、×はdビット・d ピットの乗算器を示し、+は加算器を示す。R1はA: またはM: を保持するレジスタであり、R2は加算器か 20 らの出力を保持するレジスタであり、そのVピット目以 上は桁上がりとして1クロック遅れで加算器にフィード パック入力されている。これによって、図17では左の PEにおいてSi.i が演算され、右のPEにおいてR 」、、が演算されることがわかる。このとき、Miは外部 にある乗算器によってNa'と乗算され右のPEへ出力さ れる。従って、図7のPEはアルゴリズム6を並列処理 によって実現するための効率的な基本演算子になってい ることがわかる。

【0110】また、図16, 17はv=dとして説明し 30 たが、vくdであるvに対しても同様の手法によってモ ンゴメリーの剰余乗算を実行できることは明らかであ る。

【0111】 〔モンゴメリーの剰余乗算及びべき乗剰余 回路の実施例8〕モンゴメリーのべき乗剰余演算は式 (19)の演算の繰り返しによって実行できる。図14 及び図16に示したPEは式(19)の演算を行うこと ができるので、図18のようにメモリと組み合わせれ ば、1つのPEを(3・t/2+2)・q回(qはモンゴ メリーの剰余乗算アレイを構成するために必要なPEの 40 数で、図14のPEでは2・k個,図16のPEでは2 ・(k+1) 個) 用いてモンゴメリーのべき乗剰余演算を 処理できる。もし、p個のPEを用いるならば、(3・ t/2+2)・q/p回の繰り返しでモンゴメリーのべき 乗剰余演算を処理できる。処理速度は繰り返し回数に反 比例するので、この方式は処理速度をPEの数に比例さ せることができ、また、PEの数による処理速度の高速 化または回路規模の小型化に対して同じ効率のべき乗剰 余演算回路を構成することができる。

24

になる。図19においてMEC (Modular Exponentiati on Chip ) と表されているのは、p個のPEを組み合わ せてチップ化したものである。pは1≦p≦(3·t/ 2+2)·qであれば任意であるので、任意の回路規模の チップを構成することができる。また、MECは回路構 成に規則性をもつので装置化及びチップ化が非常に行い やすい。また、処理速度はMECの数に比例して高速化 できるので、図7に示すようにMECを複数用いればよ い。この場合、各MECの制御をチップ数に応じて変え リズム5でピットずれのために生じる値L1.1 は、アル 10 る必要があるが、これは制御回路を外部からプログラミ ング可能なROM等によって構成することによって容易 に実現できる。

> 【0113】 〔モンゴメリーの剰余乗算及びべき乗剰余 演算回路のその他の実施例)本発明によるアルゴリズム では1つのPEで行う処理は簡単な整数演算であるの で、PEを別にチップ化しなくても通常のDSPやCP U等によってもモンゴメリーのべき乗剰余演算を簡単に 実現することができる。

【0114】また、本発明は回路構成が規則的であり、 制御や遅延も局所的であるのでVLS I による実用化に も最適である。

【0115】また、図14, 16のPEを組み合わせた ものを1つのPEとして構成することも可能である。

【0116】以上によってPEを用いたべき乗剰余演算 及び剰余乗算回路及び方法の構成法が示された。それに よって、次のような効果を持つ効率的な暗号システムを 構成することができる。

【0117】高速な暗号システムが必要な場合、本発明 によるべき乗剰余演算及び剰余乗算回路をVLSI等に よって構成すればよい。この場合、本発明によるべき乗 剰余演算及び剰余乗算回路は簡単なPEによる規則構造 を持つので、VLSIに最適である。これによって、高 速な暗号システムが構成される。

【0118】また、高速性よりも小型回路による暗号シ ステムが要求される場合は、本発明によるべき乗剰余演 算及び剰余乗算回路をPE数個で構成すればよい。この 場合も、PEによる規則構造といった特徴は失われず回 路化しやすい。また、PE内で行われる演算は簡単な整 数演算であるので、本発明による演算手順はCPUやD SP等のソフト的な手法によっても簡単な暗号システム を実現することができる。

【0119】また、いくつかのPEからなる小型回路 (MEC等) による暗号装置を構成した後で、高速性が 必要となっても図19のように、その小型回路を複数用 いれば回路規模に比例した高速化が実現できる。従っ て、暗号装置を作り直すことなく、回路を増して行くだ けで必要に応じた高速化が簡単に行える暗号システムを 実現できる。

【0120】また、1度暗号システムを構成した後で、 【0112】従って、図19に示すような装置化が可能 50 暗号システムの強度を増すために演算する整数のビット

数を増す場合も、同一の回路または、PEの数を増した 同様の回路によって対応することができる。これは、本 発明のべき乗剰余演算及び剰余乗算回路が回路規模と処 理回数を簡単にトレードオフできるので、演算すべき整 数のピット数の違いを処理回数の違いに帰着できるため である。従って、システムの暗号的な強度を増す場合に も、暗号装置をつくり直す必要がない。また、演算する 整数のピット数を減少させる場合にも、暗号装置をつく り直すことのない暗号システムを実現することができ る。

【0121】以上のような効果は、効率的に並列処理を 用いない従来のべき乗剰余演算及び剰余乗算による暗号 装置では実現できないものである。従って、本発明によ るべき乗剰余演算及び剰余乗算回路及び方法を用いるこ とによって柔軟で拡張性のある暗号システムを構成する ことができる。

## [0122]

【発明の効果】以上説明したように、本発明によれば、 べき乗剰余演算及び剰余乗算が、

Z=X・Y・R<sup>-1</sup> mod N (16)
 の繰り返し演算によって実行できる。従って、必要な演算は、同一または同型の演算回路によって実行できる。

【0123】また、これをモンゴメリーの剰余乗算

 $Z = X \cdot Y \cdot R^{-1} \mod N$ 

 $= (X \cdot Y + S \cdot N) / R$ 

ただし、S=X・Y・N' mod N

を用いて演算する場合には、条件を満足する入力値を用いることによって、モンゴメリーの剰余乗算の単純な繰り返しによって剰余乗算及びべき乗剰余演算が実行できる。

【0124】また、必要な演算は整数演算であるので、 その演算回路が簡単に実現できるようになった。

【0125】従って、共通の演算回路及び方法によって、剰余乗算及びべき乗剰余演算を用いた種々の暗号システムが効率的に構成できるようになった。

【0126】本発明によるモンゴメリーの剰余乗算回路 は非常に小さな回路規模で、高速処理を実現する。

【0127】本発明によるシストリックアレイを用いたべき乗剰余演算及び剰余乗算回路によって、次のような効果を持つ効率的な暗号システムを構成することができ 40る。

【0128】高速な暗号システムが必要な場合、本発明によるべき乗剰余演算及び剰余乗算回路をVLSI等によって構成すればよい。この場合、本発明によるべき乗剰余演算及び剰余乗算回路は簡単なPEによる規則構造を持ち、かつ、PEの制御とPE内の遅延時間は局所的であるので、VLSIに最適である。これによって、高速な暗号システムが構成される。

【0129】また、高速性よりも回路規模の小型化が暗 【図13】SYMCを 号システムに要求される場合は、本発明によるべき乗剰 50 算回路を示す図である。 26

余演算及び剰余乗算回路をPE数個で構成すればよい。 この場合も、PEによる規則構造と制御と遅延時間の局 所性といった特徴は失われず回路化しやすい。また、P E内で行われる演算は簡単な整数演算であるので、本発 明による演算手順はCPUやDSP等のソフト的な手法 によっても簡単な暗号システムを実現することができ る。

【0130】また、いくつかのPEからなる小型回路 (SYMC等)による暗号装置を構成した後で、高速性 10 が必要となっても、その小型回路を縦続に接続して行く ことで、回路規模に比例した高速化が実現できる。従っ て、暗号装置をまったく新たに作り直すことなく、継ぎ 足して行くだけで必要に応じた高速化が簡単に行える暗 号システムを実現できる。

【0131】また、回路規模と処理回数を簡単にトレードオフできるので、1度暗号システムを構成した後で、暗号システムの強度(解読に対する安全性)を高めるために演算する整数のビット数を増加させる場合も、演算すべき整数のビット数の違いを処理回数の違いに帰着で20 きるため、同一の回路または、PEの数を増した同様の回路によって対応することができる。従って、この場合、暗号装置を新たにつくり直す必要がない。また、演算する整数のビット数を減少させる場合にも、暗号装置をあらためてつくり直さずに対処することができる。

【0132】従って、本発明によるべき乗剰余演算及び 剰余乗算回路及び方法を用いることによって柔軟で拡張 性のある暗号システムを構成することができる。

【図面の簡単な説明】

【図1】暗号システムを用いる通信系の構成例を示す図 30 である。

【図2】本発明による剰余乗算回路の例を示す図である。

【図3】本発明によるべき乗剰余演算回路の例を示す図である。

【図4】実施例の剰余乗算回路のプロック構成図であ

【図 5】実施例のPE(プロセッシング・エレメント)を示す図である。

【図 6】図 5 の P E を用いたシストリックアレイを示す
40 図である。

【図7】共通化PEを示す図である。

【図8】他の実施例のPEを示す図である。

【図9】図8のPEを用いたシストリックアレイを示す 図である。

【図10】他の実施例のPEを示す図である。

【図11】図10のPEを用いたシストリックアレイを 示す図である。

【図12】PEとメモリを組み合わせた回路

【図13】SYMCを用いたべき乗剰余演算及び剰余乗 管回路を示す図である。

【図14】実施例2のPEを示す図である。

【図15】図14のPEを用いた回路を示す図である。

【図16】実施例2のPEを示す図である。

【図17】図16のPEを用いた回路を示す図である。

【図18】図17の回路とメモリを組み合わせた回路を 示す図である。

【図19】MECを用いたべき乗剰余演算及び剰余乗算 回路を示す図である。

【符号の説明】

T 通信端末

 $N_{I}$ 

S, SL セレクタ

R, Ri レジスタ

H ハーフアダー

十 加算器

B: 乗算器

N: 乗算器

PE プロセッシング・エレメント

MEC べき乗剰余演算チップ

SYMC シストリックべき乗剰余演算チップ

10

【図1】

 $T_R$ ,  $A_R$ , B,  $A \rightarrow$ 1, B<sub>R</sub>, R<sub>R</sub>, R<sub>R</sub> $\rightarrow$ 


 $Z = X \cdot Y \cdot R^{-1} \mod N$ 

[図2]


X Z  $\rightarrow$  Q,  $T_R$ ,  $B_R$ ,  $A_R$ Y


[図3]

[図13]




【図4】







【図6】




【図7】




[図8]




[図10]




[図11]




【図12】



【図15】



【図17】



【図18】

